——兼論全球算力重構浪潮下的開放指令集機遇

在全球AI算力需求呈指數級增長的當下，傳統封閉指令集架構（如x86與Arm）正面臨靈活性不足、生態封閉與成本高企的多重挑戰。與此同時，從終端AI推理到邊緣智能再到車載計算，各類垂直場景對“定制化+低功耗+長生命周期”的計算架構提出迫切需求。

在這種背景下，開放、可裁剪、可擴展的RISC-V指令集架構，正成為全球從“架構跟隨者”向“架構共建者”轉變的關鍵抓手。根據Semico Research預測，到2030年，RISC-V核心出貨量將突破600億顆，市場滲透率將超過25%。特別是在中國、印度、歐洲等追求“計算主權”的地區，RISC-V更是成為“去中心化算力路線”的核心支撐技術。

在此產業大背景下，在7月17日2025年RISC-V中國峰會圓桌論壇是上，13位產業大佬觀點激烈碰撞，呈現出極高的產業代表性與趨勢前瞻性，總結13位大佬的觀點，可以提煉出RISC-V當前走向主流計算的五大趨勢觀察：

趨勢一：“Baby RISC-V”與微核異構——控制路徑創新的新方向

Tenstorrent的首席架構師練維漢表示Tenstorrent提出的“Baby RISC-V”設計念，采用大量小型RISC-V核來承擔芯片內控制任務，如數據搬運、資源調度與指令解析。這種設計不僅降低控制邏輯復雜度，還優化了硅面積利用率，是AI芯片架構創新的重要方向。

在AI芯片中，“控制流”與“數據流”日趨解耦，微核異構架構正快速普及。2024年已有如Groq、Esperanto等AI芯片初創公司采用類似策略，RISC-V正成為微核的標準接口選擇。

知合計算的孟建熠博士表示除了“Baby RISC-V”，還有把計算矩陣增強、用新的器件、新的方法套上RISC-V這個殼。“自主可控”是大家經常講的，“繁榮”是一個生態必須要走的一條路，今天RISC-V應該說是國內最繁榮的一支了。還有一個是“創新”，創新就是相當于把RISC-V放在上面，其實底下到底是“Baby”還是“Big”或者各種各樣物理器件上的支撐，這些不同的器件都可以通過RISC-V拿到一個統一的界面、拿到一個軟件編程的統一接口，這對生態繁榮非常有好處。

趨勢二：軟件定義RISC-V生態，挑戰CUDA的長期可能

與會嘉賓普遍認為，RISC-V未來能否在AI計算中崛起，關鍵在于軟件棧是否統一與標準化。目前，國內外RISC-V廠商正從編譯器（如LLVM后端）、運行時、AI算子庫（如TVM、Triton）、模型部署工具（如ONNX）等方向共同推進。

2023年，谷歌與英特爾均宣布支持RISC-V編譯器生態的建設，國內阿里平頭哥、芯原、算能、玄鐵也在加速自有軟件棧的開源開放協同。這種“后CUDA路徑”有望降低AI開發門檻，打破GPU算力的封閉壁壘。

算能高級副總裁高鵬博士表示AI計算最重要的特點是對于算力、對于存儲、內存的帶寬、內存的容量乃至芯片互聯的帶寬提出的挑戰和需求是遠超一般其他應用的。因此為了應對這些挑戰，我們看到整個科技界在工業界做了大量的探索。RISC-V的開放特性使得開發者們可以非常輕松的基于這種免費開放的RISC-V指令集去做架構創新，這個特點是Arm、x86這樣的指令架構完全所不具備的。

此外，RISC-V具有可擴展性和模塊化這意味著我們可以基于RISC-V指令，去面向專門的某個應用，比如AI這樣的應用，去構建一套新的擴展指令集。并且我們選取硬件的時候，可以選取支持的模塊化的RISC-V的指令，而不是要實現全部。這樣就能實現芯片設計的成本最優。

“今天在AI的領域CUDA是[敏感詞]的生態。數據顯示CUDA在全球有數百萬的開發者。但是我認為RISC-V是非常有機會去挑戰CUDA生態的，因為我們基于前面的這種開放性和可擴展性，RISC-V是為開發者去實現無限的這種創新實現了一個基礎的平臺。這樣的這種創新又以RISC-V國際基金會的標準，這樣會最終形成一個共識，這樣的創新探索再實現共識的這種方式，我認為會把大多數的未來面向AI應用的開發者們聚集在一起形成一個新的共識，這樣的新的共識我認為非常有機會去挑戰CUDA生態。”他分析說。

趨勢三：端側AI催生RISC-V MCU/MPU率先落地

在低功耗+高集成的嵌入式設備中，RISC-V以其輕量、靈活、低成本特性迅速獲得青睞。與會嘉賓認為，AI手表、智能音箱、掃地機器人、AI眼鏡等將是未來兩年RISC-V MCU/MPU率先落地的主力場景。

截至2024年底，中國已有超40家MCU廠商推出基于RISC-V的產品，沁恒、兆易、賽昉、奕斯偉等走在前列。RISC-V在超低功耗IoT場景中已成為主流選項，進一步推動“AI on Device”范式成型。

趨勢四：RISC-V車規級芯片“破圈”，統一異構軟件孤島

汽車電子對算力、功耗、安全性、認證合規提出極高要求。RISC-V正憑借開放性和標準化優勢切入域控制器、ADAS、座艙等場景，推動打破傳統車規架構“碎片化生態”的困局。

目前全球已有包括SemiDrive、芯馳、英飛凌、賽靈思等廠商在ADAS系統中試水RISC-V IP，并積極參與ISO 26262車規認證生態建設。開放IP將加速整車廠與芯片商的深度協同，構建可演進的智能汽車架構。

趨勢五：EDA與“芯粒（Chiplet）”協同推動架構重構

隨著Chiplet成為后摩爾時代核心方向，RISC-V的小核化、標準化特性天然適配“多芯粒異構集成”。同時，其開放架構也更容易嵌入EDA早期設計驗證流程，實現更低成本、快速試錯的芯片開發路徑。

全球如Cadence、Synopsys、合見工軟、思爾芯等廠商已陸續發布針對RISC-V的軟硬協同驗證平臺與IP復用套件。結合Chiplet標準（如UCIe），RISC-V有望成為“IP-SoC-系統”三級架構打通的關鍵粘合劑。

RISC-V不是替代者，而是重構者

圓桌論壇主持人戴偉民博士認為，RISC-V的本質不是替代某一種架構，而是提供一種計算世界的“重構接口”：它讓定制成為可能，讓協作成為趨勢，讓生態成為資源。在AI時代強調協同異構、算法快速迭代、計算隨需應變的大趨勢下，RISC-V正在成為“軟硬解耦 + 軟件先行”的下一代計算范式的底層共識。

在這場新的架構競賽中，未來的贏家，不再只是單一指令集或單一芯片廠商，而將是那些掌握了“開放生態 + 精細調優 + 多場景適配”能力的系統集成者與平臺運營者”。

免責聲明：本文來源于“電子創新網”公眾號，本文僅代表作者個人觀點，不代表薩科微及行業觀點，只為轉載與分享，支持保護知識產權，轉載請注明原出處及作者，如有侵權請聯系我們刪除。