數模混合電路設計布局

印寧華|印寧華|Indining China|

2023-03-27 10:22:14 680

PCB設計正在成為整個電子設計工藝中的焦點，現在有許多PCB不再是單一功能電路，而是由數字電路和模擬電路混合構成的。在一塊板卡同時存在數字電路和模擬電路，甚至共享相同的元件，考慮到它們之間的相互干擾問題及對電路性能的影響，電路的布局和布線必須講究方法。在此，通過透徹分析高密度、高性能、混合信號PCB的布局和布線設計，來達到要求的PCB設計目標。混合信號PCB設計中對電源傳輸線的特殊需求以及隔離模擬和數字電路之間噪聲耦合的要求，增加了混合信號PCB的布局和布線的復雜性。

一、混合電路干擾的產生機理和途徑

模擬信號與數字信號相比，對噪聲的敏感程度要大得多，因為模擬電路的工作依賴連續變化的電流和電壓，任何微小的干擾都能影響它的正常工作，而數字電路的工作依賴在接收端根據預先定義的電壓電平或門限對高電平或低電平的檢測，它相當于判斷邏輯狀態的“真”或“假”，具有一定的抗干擾能力。

因此，在混合信號環境中，數字電路相對模擬信號而言是一種噪聲源。數字電路工作時，穩定的有效電壓只有高低電平兩種電壓。當數字邏輯輸出由高電壓變為低電壓，該器件的接地管腳就會放電，產生開關電流，這就是電路的開關動作。數字電路的速度越快，其開關時間一般也要求越短，當大量的開關電路同時由邏輯高電平變為邏輯低電平時，由于地線通過電流的能力不夠，大量的開關電流就會引起邏輯地電壓發生波動，我們稱為地彈。系統電源在給系統提供能源的同時，也會將其寄生的干擾噪聲加到了供電電路上。數字電路造成的地彈噪聲和電源擾動，如果耦合到模擬電路中，就會影響模擬電路的工作性能。由于相當多的干擾源是通過電源和地總線產生的，其中地線引起的噪聲干擾*大，所以在PCB設計時對地和電源的設計就顯得尤為重要。筆者以某信號處理系統的PCB設計為實例，討論混合電路PCB設計的布局和布線準則。

二、混合電路PCB設計的一般處理原則

（1）布局布線原則在布局或布線之前，要仔細考慮混合電路PCB上所有特殊電源的布線細節。與大多數成功的高密度布局和布線方案一樣，布局要滿足布線的要求，布局和布線的要求必須互相兼顧。有時由于輸入/輸出連接器位置的緣故，必須把數字和模擬電路的布線混合在一起，這樣就很有可能造成模擬部分和數字部分電路的相互影響。避免在鄰近模擬電源層的地方走數字時鐘線和高頻模擬信號線，否則，電源信號的噪聲將耦合到敏感的模擬信號之中。數字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的數字信號線盡可能遠離敏感的模擬電路器件。

（2）使用電源和地平面代替電源線和地線以減小阻抗地線造成電磁干擾的主要原因是地線存在阻抗，當電流流過地線時，會在地線上產生電壓。這就是地線噪聲。在這個電壓的驅動下，會產生地線環路電流，形成地環路干擾。在多層板內用專用的電源層和地線層來代替印制導線，層的平面電感大大小于導線電感，從而降低了阻抗；對電源的處理也是如此。此外，盡量增加與電源、地相連接的導線寬度，減少環路電阻。

（3）盡量使用高精度的穩態電源以保持輸入電源的穩定。

（4）使電源線、地線的走向和信號傳遞的方向保持一致有助于增強抗噪聲能力。

（5）分離數字地和模擬地為了避免數字信號耦合到模擬電路中去，數字地和模擬地通常要分開，只在一點會合。從芯片上的焊點到封裝引腳的連線會產生引腳電感和電阻。快速變換的數字電流在某點產生一個電壓，經過雜散電容必然耦合到模擬電路某處。為了防止進一步的耦合，芯片模擬地和數字地的外部引腳應用*短的連線接到同一個低阻抗的接地平面上。

（6）對于混合器件的處理通常的混合器件有晶振，高速ADC器件，即在器件內部同時有數字電路和模擬電路兩部分。大多數這種接地引腳有AGND和DGND之分。在把這兩個接地引腳短接后應接在同一個地平面上。正確的做法是將混合器件作為一個整體，按照模擬器件來處理，所以將AGND和DGND短接后應該接在模擬地。當然這樣做會使得轉換器內部的數字電流流入模擬接地平面，但這樣要比把轉換器件的DGND腳接到噪聲數字接地平面帶來的干擾要小得多。同接地一樣，將電路中的模擬部分和數字部分的電源線（*好是電源平面）分開，我們將數字電源按模擬電源處理。必要情況下應將模擬電源引腳與數字電源引腳用跨接電感的方式隔離。

（7）添加去耦電容去耦電容可以消除高頻干擾，由于電容器的容抗與頻率成反比，因此將電容并聯在信號與地線之間就起到對高頻噪聲的旁路作用。原則上將每個集成芯片都加上一個0.01~0.1 mF的陶瓷片電容，不僅能使芯片存儲能量，提供和吸收該芯片的電路開門和關門瞬間的充放電能，還能旁路掉該器件的高頻噪聲成分。在電源輸入端加上一個10~100mF的電解電容（*好是鉭電容），可以抑制電源的噪聲干擾，當然加入的電容引線不能太長，因為電容的引線長度是一個十分重要的參數，引線越長，則感應電感越大，電容的諧振頻率就越低，對高頻噪聲的頻率作用就會減弱，甚至消失，因此在高速PCB板設計時，要特別注意使電容器的引線盡量短，也就是使得電容盡可能地靠近芯片，這一點很容易被忽視。

三、數模混合電路設計布局

本科普涉及元件放置、電路板分層和接地平面方面的考量，文中討論的準則為混合信號板的布局設計提供了一種實用方法，對所有背景的工程師應當都能有所幫助。

混合信號PCB設計要求對模擬和數字電路有基本的了解，以*大程度地減少（如果不能防止的話）信號干擾。構成現代系統的元件既有在數字域運行的元件，又有在模擬域運行的元件，必須精心設計以確保整個系統的信號完整性。

作為混合信號開發過程的重要組成部分，PCB布局可能令人生畏，而元件放置僅僅是開始。還有其他因素必須考慮，包括電路板各層以及如何適當管理這些層，以*大程度地減少寄生電容（PCB的平面間層之間可能會意外產生此類電容）引起的干擾。

接地也是混合信號系統的PCB布局設計中的一個重要步驟。盡管接地是行業中經常爭論的一個話題，但對于工程師來說，制定一套標準化方法不一定是*簡單的任務。例如，高質量接地的某個單一問題可能會影響高性能混合信號PCB設計的整個布局。因此，不應忽略此方面。

元件放置

與建造房屋類似，放置電路元件之前必須創建系統的平面規劃圖。此步驟將奠定系統設計的整體完整性，并應有助于避免高噪聲信號干擾。

在制定平面圖時，建議遵循原理圖的信號路徑，尤其是對于高速電路。元件的位置也是設計的關鍵方面。設計人員應能識別重要的功能模塊、信號以及模塊之間的連接，從而確定各元件在系統中的*佳位置。例如，連接器*好放置在板的邊緣，而輔助元件（如去耦電容和晶振）必須盡可能靠近混合信號器件放置。

模擬和數字模塊分離

為了盡量減少模擬和數字信號的共同返回路徑，可以考慮模擬和數字模塊分離，以使模擬信號不會與數字信號混合。

圖1. 模擬和數字電路分離

圖1顯示了模擬和數字電路分離的一個很好的例子。分割模擬和數字部分時應注意以下事項：

建議將敏感的模擬元件（如放大器和基準電壓源）放置在模擬平面內。類似地，高噪聲的數字元件（如邏輯控制和時序模塊）必須放在另一側/數字平面上。
如果系統包含一個具有低數字電流的混合信號模數轉換器(ADC)或數模轉換器(DAC)，則對此的處理方式可以與模擬平面中包含的模擬元件相似。
對于具有多個高電流ADC和DAC的設計，建議將模擬和數字電源分開。也就是說， AVCC 必須與模擬部分綁定，而DVDD應連接到數字部分。
微處理器和微控制器可能會占用空間并產生熱量。這些器件必須放置在電路板的中心以便更好地散熱，同時應靠近與其相關的電路模塊。

電源模塊

電源是電路的重要組成部分，應妥善處理。根據經驗，電源模塊必須與電路的其余部分隔離，同時仍應靠近其供電的元件。

復雜系統中的器件可能有多個電源引腳，在這種情況下，模擬部分和數字部分可以分別使用專用電源模塊，以避免高噪聲數字干擾。

另一方面，電源布線應短而直，并使用寬走線以減小電感和避免限流。

去耦技術

電源抑制比(PSRR)是設計人員在實現系統目標性能時必須考慮的重要參數之一。PSRR衡量器件對電源變化的靈敏度，*終將決定器件的性能。

為了保持*佳PSRR，有必要防止高頻能量進入器件。為此，可以利用電解電容和陶瓷電容的組合將器件電源適當去耦到低阻抗接地平面。

適當去耦的目的是為電路運行創造一個低噪聲環境。基本規則是通過提供*短路徑來使電流輕松返回。

設計人員務必注意關于每個器件的高頻濾波建議。更重要的是，該清單將用作指南，提供一般去耦技術及其正確的實施方案：

電解電容充當瞬態電流的電荷儲存器，以*大程度地降低電源上的低頻噪聲，而低電感陶瓷電容用于降低高頻噪聲。另外，鐵氧體磁珠是可選的，但會增加高頻噪聲隔離和去耦。
去耦電容必須盡可能靠近器件的電源引腳放置。這些電容應通過過孔或短走線連接到低阻抗接地平面的較大區域，以*大程度地減少附加串聯電感。
較小電容（通常為0.01μF至0.1μF）應盡可能靠近器件的電源引腳放置。當器件同時有多個輸出切換時，這種布置可防止運行不穩定。電解電容（通常為10μF至100μF）距離器件的電源引腳應不超過1英寸。
為使實施更輕松，可以利用器件GND引腳附近的過孔通過T型連接將去耦電容連接到接地平面，而不是創建走線。示例參見圖2。

圖2. 電源引腳的去耦技術

電路板層

一旦完成元件放置和平面規劃圖，我們就可以看看電路板設計的另一個方面——通常稱之為電路板層。強烈建議先考慮電路板層，再進行PCB布線，因為這將確定系統設計的允許回流路徑。

電路板層指電路板中銅層的垂直布置。這些層應管理整個電路板的電流和信號。

圖3. 4層PCB示例

圖3顯示了電路板各層的視覺表示。表1詳細說明了一個典型4層PCB的設置：

表1. 典型4層PCB

通常，高性能數據收集系統應有四層或更多層。頂層通常用于數字/模擬信號，而底層用于輔助信號。第二層（接地層）充當阻抗控制信號的參考平面，用于減少IR壓降并屏蔽頂層中的數字信號。*后，電源平面位于第三層。

電源和接地平面必須彼此相鄰，因為它們提供了額外的平面間電容，有助于電源的高頻去耦。對于接地層，這些年來針對混合信號設計的建議已改變。多年來，將接地平面分為模擬和數字兩部分是有道理的，但是對于現代的混合信號器件，建議采用一種新方法。適當的平面規劃和信號分離應能防止高噪聲信號的相關問題。

接地平面：分離還是不分離？

接地是混合信號PCB布局設計中的一個重要步驟。典型4層PCB至少須有一層專門用于接地平面，以確保返回信號通過低阻抗路徑返回。所有集成電路接地引腳應路由并直接連接到低阻抗接地平面，從而將串聯電感和電阻降至*低。

對于混合信號系統，分離模擬和數字接地已成為一種標準接地方法。但是，具有低數字電流的混合信號器件*好通過單一接地進行管理。更進一步，設計人員必須根據混合信號電流需求考慮哪種接地做法*合適。設計人員須考慮兩種接地做法。

單一接地平面

對于具有單個低數字電流ADC或DAC的混合信號系統，單一實接地平面會是*佳方法。要理解單一接地層的重要性，我們需要回顧返回電流。返回電流是指返回接地以及器件之間的走線以形成一個完整環路的電流。為了防止混合信號干擾，必須跟蹤整個PCB布局中的每條返回路徑。

圖4. 采用實接地平面的系統的返回電流

圖4中的簡單電路顯示了單一實接地平面相對于分離接地平面的優勢。信號電流具有大小相等但方向相反的返回電流。該返回電流在接地平面中流回源，它將沿著阻抗*小的路徑流動。

對于低頻信號，返回電流將沿著電阻*小的路徑流動，通常是器件接地基準點之間的直線。但對于較高頻率信號，返回電流的一部分會嘗試沿著信號路徑返回。這是因為沿此路徑的阻抗較低，流出和返回的電流之間形成的環路*小。

模擬地和數字地分離

對于難以采用實接地方案的復雜系統，分離接地可能更合適。分離接地平面是另一種常用方法，接地平面一分為二：模擬接地平面和數字接地平面。這適用于具有多個混合信號器件并消耗高數字電流的更復雜系統。圖5顯示了采用分離接地平面的系統示例。

圖5. 采用分離接地平面的系統的返回電流

對于采用分離接地平面的系統，實現整體接地的*簡單解決方案是消除接地平面的中斷，并允許返回電流采取更直接的路線，通過星形接地交界處流回。星形接地是混合信號布局設計中模擬和數字接地平面連接在一起的交界處。

在常見系統中，星形接地可以與模擬和數字接地平面之間的簡單狹窄連續交界相關。對于更復雜的設計，星形接地通常用跳線分流到接地接頭來實現。星形接地中沒有電流流動，因此不需要承載高電流的接頭和跳線分流器。星形接地的主要作用是確保兩個接地具有相同的基準電平。

設計人員務必檢查每個器件的數據手冊中提供的接地建議，確保符合接地要求并避免與接地有關的問題。另一方面，具有AGND和DGND引腳的混合信號器件可以與各自的接地平面相連因為星形接地也會在一點上連接兩種接地。這樣，所有高噪聲數字電流都會流過數字電源，一直流到數字接地平面，并回到數字電源，同時與敏感的模擬電路隔離。AGND和DGND平面的隔離必須在多層PCB的所有層上實現。

其他常見接地做法

可以采用下面的步驟或檢查清單來確保在混合信號/數字系統中實施了適當的接地方案：

星形接地點的連接應由較寬的銅走線構成。
檢查接地平面有無窄走線，這些連接是不合需要的。
提供焊盤和過孔很有用，以便在必要時可以連接模擬和數字接地平面。

混合電路PCB設計實際J時鐘應用

通常許多芯片供應商對提供高質量的布板在數據手冊說明中有一些比較好的建議，例如嚴格的時間限制，器件的信號完整性設計要求。根據數據手冊的要求并與封裝中每條電源和接地引腳的特定要求相結合，就可以開始對芯片進行布局布線。下面是在某系統設計中涉及的混合電路部分進行具體的分析。在這個板卡上大部分都是數字器件，模擬器件僅占小部分，但是他們都是和時鐘有關的關鍵部分，如果他們的正常工作受到影響，將對整個系統的性能造成極大的破壞作用，因此對這些部分的處理是非常關鍵的。我們希望將數字部分和模擬部分完全分割，這樣數字部分的噪聲就不容易通過公共地線或電源線影響模擬部分的工作。實際上，在處理這種分割時，還要考慮到模擬器件與數字器件之間是否有信號相連，這些信號的回流是否會受到分割的阻礙，來決定是否要進行完全分割或不完全分割。

結論

混合信號應用的PCB布局可能很有挑戰性。創建元件平面規劃圖只是起點。當努力實現混合信號系統布局的*佳性能時，正確管理電路板層和制定適當的接地方案也是系統設計人員必須考慮的關鍵點之一。制定元件平面規劃圖將有助于奠定系統設計的整體完整性。適當地組織電路板層將有助于管理整個電路板的電流和信號。*后，選擇*有利的接地方案將會改善系統性能，并防止與高噪聲信號和返回電流相關的問題發生。

免責聲明：本文采摘自“ 大印藍海科技 ”，本文僅代表作者個人觀點，不代表薩科微及行業觀點，只為轉載與分享，支持保護知識產權，轉載請注明原出處及作者，如有侵權請聯系我們刪除。

上一篇：: 智庫觀點 | 芯片設計工具EDA小科普

下一篇：: 【PCB】IGBT半橋功率管驅動_IR2104芯片

国产精品爆乳奶水无码视频丨免费无遮挡很爽很污很黄的网站丨精品无码中文视频在线观看丨国产午夜精品无码一区二区丨出租屋勾搭老熟妇啪啪

印寧華

數模混合電路設計布局